A SuperH (vagy SH ) a mikroprocesszorok és mikrovezérlők architektúrájának védjegye . A SuperH a 32 bites RISC architektúrán alapul, amelyet számos beágyazott rendszerben használnak .
A SuperH processzormagot a Hitachi fejlesztette ki az 1990-es évek elején , és 1995-re a 3. architektúra lett a leszállított magok számát tekintve [1] . Számos mikrokontroller és mikroprocesszor ezen az architektúrán alapul. Az SH7709 processzor talán leghíresebb alkalmazása a Windows CE operációs rendszert futtató HP Jornada PDA .
A Hitachi kifejlesztett egy teljes , a processzormagok minden generációjára jellemző utasításkészletet . Kezdetben az SH-1-et és SH-2-t a Sega Saturn játékkonzolban használták , később pedig sok más mikrokontrollerben, amelyeket különféle beágyazott rendszerekben használtak. Például a Koyo DirectLogic PLC -je az SH-1 generációs mikroprocesszorokat használja fő mikroprocesszorként. Ezek a magok 16 bites utasításkészletet használtak, a regiszterek és a címek 32 bitesek voltak, kiváló kódsűrűséget biztosítva [2] [3] . Ez fontos volt, mivel a RAM akkoriban nagyon drága volt.
Néhány évvel később az SH-3 kernelt az eredeti kernelek kibővítésével fejlesztették ki, főként a megszakításkezelés egy másik koncepciójával , egy memóriavezérlővel és egy módosított cache-memória koncepcióval . Az SH-3 magot, amely digitális jelfeldolgozási utasításokat is magában foglaló kiterjesztett utasításkészlettel rendelkezett , SH-3-DSP-nek nevezték. A hatékony digitális jelfeldolgozás érdekében kiterjesztett címekkel és speciális akkumulátorokkal ez a mag egyesítette a RISC és a DSP processzorok funkcióit . Hasonló fejlődés ment végbe az eredeti SH-2 maggal is, amely ebben az esetben az SH-DSP nevet kapta.
A következő generáció az SH-4 magos processzorok lett. Az 1990-es évek végén használták például a Sega NAOMI nyerőgépben, a Sega Dreamcast játékkonzolban és a Compaq Aero 8000 subnotebookban A Hitachi SH-4 RISC központi processzor 200 MHz-ig futott. Az SH-4 architektúra főbb jellemzői közé tartozik a két számítási egység jelenléte egy szuperskaláris elágazó modullal és egy másik párhuzamos számítási egység a lebegőpontos vektorműveletekhez.
Az SH-5 architektúra [4] a processzor két üzemmódban történő működését jelentette. Közülük az elsőt - az SH-4-gyel való kompatibilitási módot - SHcompactnak hívták, az újat - SHmediat - a mód 32 bites, SIMD utasításokat tartalmazó utasításkészletet és 64 darab 64 bites regisztert használt [5] .
Az architektúra fejlődésének következő szakasza 2003-ban következett be, amikor az SH-2 és SH-4 magok alapján egy új generációs szuperskaláris magot, az SH-X-et fejlesztették ki [6] .
A mai napig az architektúra, a processzormag támogatását és fejlesztését, valamint az ezeken alapuló végtermékek kiadását a Hitachi és a Mitsubishi félvezető részlegeinek egyesülése eredményeként létrejött Renesas Electronics végzi .
Van egy kezdeményezés (a Renesas részvételével) SH architektúrájú nyílt processzormagok létrehozására, különös tekintettel a J2 magra az FPGA-hoz és az ASIC-hez (2015-ben megjelent forráskód) [7] [8] [9] [10] . Az utolsó szabadalmak az SH2-re 2014-ben, az SH4-re pedig 2016-ban jártak le [11] . Különféle fordítókat implementáltak a platformhoz, és elkészült a μClinux OS verziója . [12]
| Mikrokontrollerek | ||||||||
|---|---|---|---|---|---|---|---|---|
| Építészet |
| |||||||
| Gyártók |
| |||||||
| Alkatrészek | ||||||||
| Periféria | ||||||||
| Interfészek | ||||||||
| OS | ||||||||
| Programozás |
| |||||||
| RISC technológiákon alapuló processzorarchitektúrák | |
|---|---|