A DLX egy akadémiai 32 bites csővezetékes RISC mikroprocesszor architektúra, amelyet John Hennessy és David Patterson (a MIPS és a Berkeley RISC architektúrák építészei ) fejlesztett ki. A DLX egy egyszerűsített MIPS, és betöltés/tárolás architektúrával rendelkezik. Főleg tanításra tervezték, és széles körben használják a számítógépes architektúrával foglalkozó egyetemi kurzusokon.
A DLX utasítások 32 bites kódolásúak, és 3 típusra oszthatók: R , I , J . Az R-utasítások csak regisztereken működnek, három regiszterszámot kódolnak. Az I-utasítások 2 regisztert kódolnak, és 16 bites állandójuk van ( azonnali ). A J-utasítások ugrási utasítások, és 26 bites címet tartalmaznak.
Az opkódok hatbitesek, így 64 alapvető utasítás lehetséges. A 32 regiszter egyikének kiválasztásához 5 bit szükséges. R-típusú utasításnál ez azt jelenti, hogy a gépi szó 32 bitjéből csak 21 bit kerül felhasználásra, így a maradék 6 bitben kiterjesztett utasítások kódolhatók (ezek is csak regiszterekkel működhetnek). Hasznosak olyan blokkok megvalósításához, mint az FPU .
A DLX a MIPS-hez hasonlóan 5 szakaszból álló folyamatot használ :
| RISC technológiákon alapuló processzorarchitektúrák | |
|---|---|