RISC-V

Az oldal jelenlegi verzióját még nem ellenőrizték tapasztalt közreműködők, és jelentősen eltérhet a 2022. szeptember 11-én felülvizsgált verziótól ; az ellenőrzéshez 1 szerkesztés szükséges .

RISC-V


Fejlesztő	UC Berkeley
Bit mélység	32 bites, 64 bites, 128 bites
Bemutatták	2010
Verziók	Privileged ver.20191213, privileged ver. 20190608
Építészet	RISC
Típusú	lajstrom-nyilvántartás
SK kódolás	változó
Átmenet végrehajtása	Összehasonlítás és átmenet
Byte sorrend	kis-endian
Oldalméret	4 KiB
Kiterjesztések	M, A, F, D, Q, C
nyisd ki?	Igen
Regisztrálok
Általános rendeltetésű	16, 32 (beleértve, hogy x0 mindig nulla)
Igazi	32 (F, D, G mellék)
SIMD	32 vektorregiszter, egyenként 1024 bitig (V kiterjesztés)
Médiafájlok a Wikimedia Commons oldalon

A RISC-V egy nyílt és ingyenes utasításkészlet és processzorarchitektúra , amely a RISC koncepción [1] alapul mikroprocesszorokhoz és mikrokontrollerekhez . A specifikációk ingyenesen és ingyenesen használhatók, beleértve a kereskedelmi megvalósításokat közvetlenül szilícium- vagy FPGA - konfigurációban . Beépített képességekkel rendelkezik a parancsok listájának bővítésére, és számos alkalmazáshoz alkalmas.

2010-ben hozták létre a Berkeley-i Kaliforniai Egyetem Számítástechnikai Tanszékének kutatói David Patterson közvetlen részvételével [2] [3] .

A RISC-V fejlesztésére és népszerűsítésére 2015-ben egy nemzetközi RISC-V alapítványt [4] és egy zürichi székhelyű egyesületet [5] hoztak létre ; 2018 óta a RISC-V Alapítvány szoros együttműködésben dolgozik a Linux Foundationnel . Az irányítási és technikai bizottságokba két orosz cég tartozik, amelyek processzormagokat fejlesztenek – a Syntacore [6] és a CloudBEAR.

2022 februárjában az Intel bejelentette [7] , hogy egymilliárd dollárt fektet be a RISC-V fejlesztésébe, és csatlakozott a RISC-V vezetéséhez.

2022 szeptemberében megalakult a RISC-V Szövetség [8] Oroszországban .

A RISC-V leírása viszonylag kis számú szabványos utasítást tartalmaz, körülbelül 50 darabot, amelyek közül sok az 1980 eleji RISC-I-re jellemző. A szabványos kiterjesztések (M, A, F és D) 53 utasítással bővítik a halmazt, a tömörített C formátum 34 utasítást határoz meg. 6 típusú utasításkódolást (formátumot) használnak.

Parancsrendszer

A RISC-V architektúra az utasítások egy kis részhalmazával (az I-Integer utasításkészlettel) rendelkezik, amelyeket végre kell hajtani, és számos szabványos opcionális bővítményt.

Az alapkészlet tartalmazza a vezérlés/elágazás feltételes és feltétel nélküli átadására vonatkozó utasításokat, a regisztereken végzett aritmetikai/bitműveletek minimális készletét, a memóriaműveleteket (betöltés/tárolás), valamint néhány szervizutasítást.

Az elágazási műveletek nem használnak közös zászlókat a korábban elvégzett összehasonlítási műveletek eredményeként, hanem közvetlenül összehasonlítják a regiszter-operandusokat. Az összehasonlítási műveletek alapja minimális, és az operandusokat egyszerűen felcserélik a kiegészítő műveletek támogatására.

Az utasítások alapvető részhalmaza a következő regiszterkészletet használja: egy speciális x0 regiszter (nulla), 31 általános célú egész regiszter (x1 - x31), egy programszámláló regiszter (PC, csak közvetetten használva), és egy CSR-készlet ( Vezérlési és állapotregiszterek, legfeljebb 4096 CSR címezhetők.

Beágyazott alkalmazásokhoz az RV32E (beágyazott) architektúra-változat használható általános célú regiszterek csökkentett készletével (az első 16). A regiszterek számának csökkentése nem csak a hardver erőforrások megtakarítását teszi lehetővé, hanem a memória és a regiszterek mentésére/visszaállítására fordított idő csökkentését is a környezetváltás során.

Ugyanezzel az utasításkódolással a RISC-V 32, 64 és 128 bites általános célú regiszterekkel és műveletekkel rendelkező architektúrák megvalósítását biztosítja (RV32I, RV64I és RV128I).

A regiszterműveletek bitessége mindig megfelel a regiszter méretének, és a regiszterekben ugyanazok az értékek egész számként kezelhetők, előjeles és előjel nélküli is.

Nincsenek műveletek a regiszterek részein, nincsenek dedikált "regiszterpárok".

A műveletek sehol nem tárolnak átviteli vagy túlcsordulási biteket, ami közel áll a C programozási nyelv műveleti modelljéhez. A túlcsordulás, sőt a 0-val való osztás kivételét sem hardver generálja, hanem az operandusok és a műveletek eredményeinek minden szükséges ellenőrzését szoftverben kell elvégezni.

A kiterjesztett pontosságú egész aritmetikának (a regiszter bitszélességénél nagyobb) kifejezetten műveleteket kell használnia az eredmény magasabb rendű bitjeinek kiszámításához. Például vannak speciális utasítások egy regiszter és egy regiszter szorzatának felső bitjeinek lekérésére.

Az operandus mérete csak a memóriaműveletek során térhet el a regiszter méretétől. A memóriatranzakciókat blokkokban hajtják végre, amelyek bájtban megadott mérete 2 nem negatív egész hatványa kell, hogy legyen, egy bájttól egészen a regiszter méretéig. A memóriában lévő operandusnak "természetes igazítással" kell rendelkeznie (a cím az operandus méretének többszöröse).

Az architektúra csak a kis végű modellt használja - a memóriában lévő operandus első bájtja megfelel a regiszter-operandus értékeinek legkevésbé jelentős bitjeinek.

Regisztermentés/betöltés utasításpár esetén a memóriában lévő operandust a kiválasztott architektúra regiszterének mérete határozza meg, nem pedig az utasításkódolás (az utasításkód ugyanaz az RV32I, RV64I és RV128I esetén, hanem az operandusok mérete 4, 8 és 16 bájt), ami megfelel a mutató méretének, a C programozási nyelv size_t típusainak vagy a mutató különbségének.

A regiszter méreténél kisebb memóriában lévő operandusok minden megengedett méretéhez külön utasítások vannak a regiszter alsó bitjeinek betöltésére/mentésére, beleértve a memóriából a regiszterbe történő betöltést is, az utasításoknak vannak páros verziói, amelyek lehetővé teszik értelmezze a betöltött értéket előjelesnek (a memóriából a legmagasabb előjelű bitek a regiszter magas bitjeivel vannak feltöltve) vagy előjel nélküliként (a regiszter magas bitjei 0-ra vannak állítva).

Az alapvető utasításkészlet 32 bites, 32 bites szóhatárhoz igazítva, de az általános formátum különböző hosszúságú utasításokat biztosít (normál – 16 bittől 192 bitig 16 bites lépésekben), 16 bites szóhatárhoz igazítva. Az utasítás teljes hossza egységesen dekódolásra kerül az első 16 bites szótól kezdve.

A leggyakrabban használt utasítások esetében szabványosították a megfelelőik használatát egy kompaktabb 16 bites kódolásban (C - Compressed kiterjesztés).

A szorzás, osztás és a maradék kiszámításának műveletei nem szerepelnek a minimális utasításkészletben, hanem külön kiterjesztésben vannak kiosztva (M - Multiply extension). Számos érv szól amellett, hogy ezt a halmazt két különálló részre kell osztani (szorzás és osztás).

Az atomi műveletek külön sorozatát szabványosították (A - Atomic kiterjesztése).

Mivel az alapvető utasításkészlet kódolása nem függ az architektúra bitességétől, ugyanaz a kód potenciálisan különböző RISC-V architektúrákon futhat, meghatározhatja az aktuális architektúra bitességét és egyéb paramétereit, az utasításrendszer kiterjesztésének jelenlétét. , majd automatikusan konfigurálja a célvégrehajtási környezetet.

A RISC-V specifikáció több területet biztosít az utasításkódolási térben az architektúra egyéni "X-kiterjesztéseinek" számára, amelyek az összeállító szintjén custom0 és custom1 utasításcsoportként támogatottak.

Parancskészletek listája

Csökkentés	Név	Változat	Állapot
Alapkészletek
RVWMO	Alapvető memória konzisztencia modell	2.0	Ratifikálva
RV32I	Alapkészlet egész műveletekkel, 32 bites	2.1	Ratifikálva
RV64I	Alapkészlet egész műveletekkel, 64 bites	2.1	Ratifikálva
RV32E	Alapkészlet egész számokkal végzett műveletekkel beágyazott rendszerekhez , 32 bites, 16 regiszter	1.9	Piszkozat
RV128I	Alapkészlet egész műveletekkel, 128 bites	1.7	Piszkozat
1. rész Szabványos nem privilegizált parancskészletek
M	Egész számok szorzása és osztása	2.0	Ratifikálva
A	Atomic utasítások	2.1	Ratifikálva
F	Egypontos lebegőpontos lebegőpontos aritmetika	2.2	Ratifikálva
D	Lebegőpontos aritmetika kettős pontosságú számokon (Double-Precision Floating-Point)	2.2	Ratifikálva
K	Négyszeres lebegőpontos aritmetika	2.2	Ratifikálva
C	Parancsok rövid nevei (tömörített utasítások)	2.2	Ratifikálva
Számlálók	Útmutató a teljesítményszámlálókhoz és időzítőkhöz -- Zicntr és Zihpm készletek	2.0	Piszkozat
L	Aritmetikai műveletek decimális lebegőpontos számokkal (Decimal Floating-Point)	0.0	nyisd ki
B	Bitműveletek _	0,36	nyisd ki
J	Bináris fordítás és a dinamikus fordítás támogatása (dinamikusan lefordított nyelvek)	0.0	nyisd ki
T	Tranzakciós memória	0.0	nyisd ki
P	Rövid SIMD műveletek (Csomagolt SIMD utasítások)	0.1	nyisd ki
V	Vektoros műveletek	1.0	Fagyott
Zicsr	Vezérlési és állapotnyilvántartási (CSR) utasítások	2.0	Ratifikálva
Zifencei	Utasítások a parancs- és adatfolyamok szinkronizálásához (Instruction-Fetch Fence)	2.0	Ratifikálva
Zihintpause	Szünet Tipp	2.0	Ratifikálva
Zihintntl	Nem időbeli lokalitási tippek	0.2	Piszkozat
Zam	Kiterjesztés rosszul igazított atomokhoz	0.1	Piszkozat
Zfh	Kiterjesztések félpontos lebegőpontoshoz	1.0	Ratifikálva
Zfhmin	Kiterjesztések félpontos lebegőpontoshoz	1.0	Ratifikálva
Zfinx	Szabványos kiterjesztések a lebegőpontos integer regiszterekben	1.0	Ratifikálva
Zdinx	Szabványos kiterjesztések a lebegőpontos integer regiszterekben	1.0	Ratifikálva
Zhinx	Szabványos kiterjesztések a lebegőpontos integer regiszterekben	1.0	Ratifikálva
Zhinxmin	Szabványos kiterjesztések a lebegőpontos integer regiszterekben	1.0	Ratifikálva
Ztso	Kiterjesztés az RVTSO (Extension for Total Store Ordering) memória konzisztencia modelljéhez	0.1	Fagyott
G	= IMAFD Zicsr Zifencei Kiterjesztések halmazának általánosított/rövidített elnevezése	n/a	n/a
2. rész Standard parancskészletek privilegizált módokhoz
Gép ISA	Hardverszintű utasítások	1.12	Ratifikálva
ISA felügyelő	Felügyelői szintű utasítások	1.12	Ratifikálva
Svnapot bővítmény	(A NAPOT fordítási kontiguitás kiterjesztése)	1.0	Ratifikálva
Svpbmt kiterjesztés	(Kiterjesztés oldal alapú memóriatípusokhoz)	1.0	Ratifikálva
Svinval kiterjesztés	(Kiterjesztés a finomszemcsés címfordítás gyorsítótár érvénytelenítéséhez)	1.0	Ratifikálva
Hypervisor ISA	Hypervisor szintű utasítások	1.0	Ratifikálva

A 32 bites mikrokontrollerekhez és más beágyazott alkalmazásokhoz az RV32EC készletet használják. A 64 bites processzorokban lehet egy csoport RV64GC, ugyanaz teljes jelöléssel - RV64IMAFDC.

Gépi utasítás formátumok

32 bites gépi utasításformátum (jellemzők - az alacsony bitek mindig "11" és a 2-4 bitek ≠̸ "111")

Típusú	31	harminc	29	28	27	26	25	24	23	22	21	húsz	19	tizennyolc	17	16	tizenöt	tizennégy	13	12	tizenegy	tíz	9	nyolc	7	6	5	négy	3	2	egy	0
Regisztráció/Regisztráció	funkció7							rs2					rs1					funkció3			rd					műveleti kód					egy	egy
operandussal	±	imm[10:0]											rs1					funkció3			rd					műveleti kód					egy	egy
Hosszú operandusszal	±	imm[30:12]																			rd					műveleti kód					egy	egy
Megőrzés	±	imm[10:5]						rs2					rs1					funkció3			imm[4:0]					műveleti kód					egy	egy
elágazó	±	imm[10:5]						rs2					rs1					funkció3			imm[4:1]				[tizenegy]	műveleti kód					egy	egy
Átmenet	±	imm[10:1]										[tizenegy]	imm[19:12]								rd					műveleti kód					egy	egy

rs1 - annak a regiszternek a száma, amelyben az első operandus található
rs2 - annak a regiszternek a száma, amelyben a második operandus található
rd - regiszterszám, amelybe az eredményt írják

Regisztrálok

A RISC-V 32 (vagy beágyazott alkalmazások esetén 16) egész regiszterrel rendelkezik. Valós parancscsoportok implementálásakor további 32 valós regiszter van.

Egy lehetőség fontolóra veszi egy további 32 vektorregiszterből álló, változó hosszúságú feldolgozott értékeket tartalmazó készletet a szabványba, amelyek hosszát a CSR vlenb [9] jelzi .

A bináris lebegőpontos formátumú számokkal végzett műveletekhez további 32 FPU (Floating Point Unit) regisztert használnak, amelyeket az alapvető utasításkészlet kiterjesztései osztanak meg három precíziós opcióhoz: single - 32 bit (F kiterjesztés), dupla. - 64 bit (D - Dupla precíziós kiterjesztés), valamint négyszeres - 128 bit (Q - Négyszeres precíziós kiterjesztés).

Regisztráció	Név az ABI -ban	Leírás	Típusú
32 egész regiszter
x0	Nulla	mindig nulla
x1	ra	visszaszállítási cím	Dacos
x2	sp	veremmutató	hívott
x3	gp	globális mutató
x4	tp	menetmutató
x5	t0	Ideiglenes/alternatív visszaküldési cím	Dacos
x6–7	t1–2	Ideiglenes	Dacos
x8	s0/fp	Mentett regiszter / keretmutató	hívott
x9	s1	mentett regiszter	hívott
x10-11	a0–1	A függvény argumentuma / visszatérési értéke	Dacos
x12–17	a2–7	függvény argumentum	Dacos
x18–27	s2–11	mentett regiszter	hívott
x28–31	t3–6	Ideiglenes	Dacos
32 további lebegőpontos regiszter
f0–7	ft0–7	Lebegőpontos ideiglenesek	Dacos
f8–9	fs0-1	Lebegőpontos mentett regiszterek	hívott
f10–11	fa0–1	lebegőpontos argumentumok/visszatérési értékek	Dacos
f12–17	fa2–7	lebegőpontos argumentumok	Dacos
f18–27	fs2-11	Lebegőpontos mentett regiszterek	hívott
f28–31	ft8-11	Lebegőpontos ideiglenesek	Dacos

Szubrutinhívások, ugrások és elágazások

Aritmetikai és logikai utasításkészletek

Atom memóriaműveletek

Parancsikonok

Parancsok beágyazott alkalmazásokhoz

Privilegizált parancskészletek

Bitműveletek

Kompakt utasításkészlet SIMD-hez

Műveletek vektorokkal

Hibakeresési parancsok

Megvalósítások

A projekt részeként hat RISC-V architektúrájú mikroprocesszor-terv készült és jelent meg ingyenes licenc alatt: egy 64 bites Rocket generátor (2014. október 7. [10] [11] ) és öt egyszerűsített Sodor oktatómag különféle mikroarchitektúrák.

Számos szimulátor is megjelent (többek között a qemu és az ANGEL, a böngészőben futó JavaScript-szimulátor), fordítók (LLVM, GCC), a Linux kernel egy változata RISC-V-n futtatásra, valamint egy Chisel tervezési fordító, amely lehetővé teszi hogy megkapja a Verilog kódot. Ellenőrző teszteket is publikáltak [12] .

A lowRISC non-profit szervezet egy chipen alapuló rendszer létrehozását tervezi a 64 bites Rocket RISC-V magon, majd a chipek tömeggyártását [13] [14] .

A RISC-V Workshop 2017 konferencián ismertté vált, hogy az Esperanto Technologies 64 bites, nagy teljesítményű, általános célú processzort fejleszt a RISC-V utasításkészleten heterogén architektúrával , nagy fokú párhuzamossággal (amely a Cell processzorra hasonlít). szerkezetben ), amely a maximális konfigurációban 16 ET-Maxion magot (az utasítások rendhagyó végrehajtásával és lebegőpontos adatokkal dolgozó pipeline-okat reprezentál) és 4096 ET-Minion magot (a csővezetékek szekvenciális utasítások végrehajtásával, ill. egy blokk vektorszámításokkal minden magban) [15] .

A Western Digital közölte, hogy az Esperantóval együttműködve a RISC-V processzorarchitektúra jelenlegi állapotát a mikrokontrollerről a nagy teljesítményű megoldásokká emeli , és egy következő generációs számítási architektúrát hoz létre a „ nagy adatok ” [16] feldolgozására , valamint az adatokhoz való gyors hozzáférést biztosító ökoszisztéma – speciális RISC-V-magok létrehozásáról beszélünk a processor-in- Memory architektúra (processzor-in-memory) felépítéséhez [17] .

IP magok

Számos cég kínál kész IP-magblokkokat a RISC-V architektúrán, többek között:

ECHX1 – Western Digital Company ( USA ),
Rocket – UC Berkeley and SiFive (USA),
ORCA – Vectorblox cég ( Kanada ),
PULPino - ETH Zürich ( Svájc ) és a Bolognai Egyetem ( Olaszország ),
Hummingbird E200 – Nuclei System Technology ( Kína ),
AndeStar V5 – Andes Technology ( Tajvan ) [18] ,
Shakti – Indian Institute of Technology Madrasban ( India ),
BM-310, BI-350, BI-651, BI-671 - Cloudbear cég ( Oroszország ),
A sintakori SCR család (Oroszország) [19] .

Processzorok és mikrokontrollerek

A RISC-V architektúrán alapuló, sorozatgyártású processzorok és mikrokontrollerek chipen rendszeres formátumban .

Mikroprocesszorok:

2018 – SiFive : Freedom U540 (64 bit, 4+1 mag, 1,5 GHz, 28 nm) [20] [21] [22] [23]
2019 – Alibaba : XuanTie 910 (64 bit, 16 mag, neurogyorsító, 2,5 GHz, 12 nm) [24] [25] [26] [27]
2020 – SiFive: Freedom U740 (64 bites, 4+1 mag, PCIe 3, DDR4 ECC, Ethernet 1G, QSPI, 1,5 GHz) [1] Archivált : 2020. november 26. a Wayback Machine -nél [2] Archiválva : 2020. október 29. a Wayback Machine

2017-2019 között kiadott mikrokontrollerek:

Western Digital: SweRV Core (32 bit, 2 mag, 1,8 GHz, 28 nm) [28] [29]
SiFive: FE310 (32 bit, 1 mag, 870 MHz – 28 nm, 370 MHz – 55 nm) [20] [21]
Kendryte: K210 (64 bit, 2 mag + neurogyorsító , 600 MHz, 28 nm, 500 mW) [30] [31] [32]
GreenWaves: GAP8 (32 bit, 8+1 mag + neurogyorsító , 250 MHz, 55 nm, 100 mW) [33]
NXP: RV32M1 (32 bites, 2 hibrid mag ARM-M4F/RISC-V + ARM-M0+/RISC-V, 48-72 MHz) [34]
WCH: CH572 (60MHz, QFN28 csomag) [35] BLE vezérlő + Zigbee + USB + Ethernet + érintőgomb
HUAMI: MHS001 Huangshan No. 1 (4 mag, neurogyorsító, 55 nm, 240 MHz) [36] energiahatékony processzor hordható eszközökhöz és IoT-hez
GigaDevice: GD32VF103 (1 mag, 32 bit, 108 MHz, RAM 32 kB-ig, ROM legfeljebb 128 kB) [37] [38] mikrokontroller (nem tévesztendő össze a GD32F103 családdal).
FADU: Annapurna FC3081/FC3082 (64 bites, többmagos, 7nm, 1,7 W) [39] [40] [41] vezérlő NVMe SSD-hez
BitMain: Sophon Edge TPU BM1880 (64 bites, 1 RV64GC 1 GHz-es mag + 2 ARM A53 1,5 GHz-es mag, 2,5 W) 1 TOPS neurogyorsító az INT8-on az IoT-hez és az élszámításhoz [42] [43]
Tecon : Friendship (32 bit, 1 mag, 250 MHz, 28 nm, 0,5 W) [44] [45]

2020-ban megjelent mikrokontrollerek:

ONiO: ONiO.zero (16/32 bit, 1 kB ROM, 2 kB RAM, 8/16/32 kB PROM , 1-24 MHz, 0,36-1,44 W, beépített rádiógenerátor 800/900/1800 /1900 /2400 MHz) BLE, 802.15.4 UWB [46] [47]
WCH: CH32V103 (32 bit, 10/20KB RAM, 32/64KB ROM , 80 MHz-ig, LQFP48, QFN48 vagy LQFP64 csomagok) [ 48] univerzális vezérlő USB 2.0, SPI, I2C, GPIO, RTC, TouchKey , TIM, ADC
Milandr : K1986VK025 (32 bites BM-310S CloudBEAR mag, RAM 112 Kbyte, PROM 256 + 8 Kbyte, ROM 16 Kbyte, 60 MHz, 90 nm gyári TSMC , 7 csatornás 24 bites mérőműszer, koprocesszorok a DC-ekhez , koprocesszorok Magma " és AES , QFN88 tok 10 x 10 mm)
Espressif: ESP32-C3 (32 bites RV32IMC mag, 400 KB SRAM, 384 KB ROM, 160 MHz, Wi-Fi, Bluetooth LE 5.0, érintkező kompatibilis az ESP8266 -tal ) [49]
Bouffalo Lab: BL602 és BL604 (32 bites, dinamikus frekvencia 1 MHz-től 192 MHz-ig, 276 KB SRAM, 128 KB ROM, Wi-Fi, Bluetooth LE) [50]
Cmsemicon: ANT32RV56xx (RV32EC mag, 48 MHz, 32+8 KB SRAM, 64 KB) [51]

2021-ben megjelent mikrokontrollerek:

Mikron (Oroszország): MIK32 (32 bites RV32IMC mag SRC1 Syntacore, 1-32 MHz, Mikron gyári , RAM 16 KB, PROM 8 KB, 64 I/O, ADC 12 bit 8 csatorna 1 MHz-ig;, DAC 12 bit 4 csatornás 1 MHz-ig, kriptográfia GOST R 34.12-2015 " Magma ", " Grasshopper " és AES 128 ) [52] [53]

Lásd még

LEON - az 1997-ben megjelent SPARC V8 architektúra ingyenes implementációi (GPL, LGPL)
Az OpenRISC egy ingyenes 2000-es architektúra or1k GPL-megvalósítással
Az OpenSPARC a SPARC V9 architektúra ingyenes (GPL) megvalósítása 2005-től
Az OpenPOWER az IBM Power architektúra körüli együttműködés , amelyet 2013-ban alapított az IBM, a Google, a Mellanox, az NVIDIA
MIPS (MIPS Open) – utasításkészletek és architektúra egyes utasításkészletekhez ingyenes licenccel 2018 végétől [54]

Jegyzetek

↑ Gyakran ismételt kérdések. (nem elérhető link) . RISC-V . A Kaliforniai Egyetem régensei. Letöltve: 2014. augusztus 25. Az eredetiből archiválva : 2016. február 19. (határozatlan)
↑ A RISC Creator nyílt forráskódú chipeket hirdet , Xakep.ru (2014.08.21.). Az eredetiből archiválva : 2014. augusztus 24. Letöltve: 2014. augusztus 26.
↑ Közreműködők (downlink) . riskv.org . A Kaliforniai Egyetem régensei. Letöltve: 2014. augusztus 25. Az eredetiből archiválva : 2014. augusztus 20.. (határozatlan)
↑ Történelem – RISC-V International . Letöltve: 2020. április 18. Az eredetiből archiválva : 2020. április 15. (határozatlan)
↑ Archivált másolat . Letöltve: 2020. április 18. Az eredetiből archiválva : 2020. május 4. (határozatlan)
↑ Kim McMahon. RISC-V alapító tag, Syntacore, frissítések Premier szintű tagságra ? . RISC-V International (2021. december 7.). Letöltve: 2022. február 10. Az eredetiből archiválva : 2022. február 10. (határozatlan)
↑ Karl Freund. Az Intel 1 milliárd dolláros innovációs alapot hoz létre a RISC-V piac növelésére (és új öntödei ügyfelek vonzására ) . Forbes . Letöltve: 2022. február 10. Az eredetiből archiválva : 2022. február 9..
↑ A RISC-V mikroarchitektúrával foglalkozó fejlesztői szövetséget a MegaFon ex-top menedzsere vezette . Interfax.ru . Letöltve: 2022. október 15. (Orosz)
↑ GitHub - riscv/riscv-v-spec: A javasolt RISC-V V vektorbővítmény munkavázlata . Letöltve: 2020. április 18. Az eredetiből archiválva : 2019. október 31. (határozatlan)
↑ A nyílt forráskódú rakétachip generátor elindítása! | RISC-V BLOG. Az eredetiből archiválva: 2014. október 15.
↑ ucb-bar/rocket-chip GitHub. . Letöltve: 2014. október 11. Az eredetiből archiválva : 2015. április 3.. (határozatlan)
↑ Letöltések (nem elérhető link) . RISC-V . A Kaliforniai Egyetem régensei. Letöltve: 2014. augusztus 25. Az eredetiből archiválva : 2016. január 23.. (határozatlan)
↑ lowRISC: Nyitott a Core felé . alacsony RISC. Letöltve: 2014. augusztus 25. Az eredetiből archiválva : 2014. augusztus 19.. (határozatlan)
↑ A projekt célja egy "teljesen nyitott" SoC és fejlesztői kártya felépítése. Archiválva : 2014. augusztus 19., a Wayback Machine , Eric Brown // LinuxGizmos , 2014. augusztus 14.
↑ A veterán Transmeta visszatér a RISC-V processzorok piacára . 3DNews (2017. november 29.). Letöltve: 2017. november 30. Az eredetiből archiválva : 2017. december 1.. (határozatlan)
↑ A Western Digital versenybe száll a processzorarchitektúrákért . 3DNews (2017. november 29.). Letöltve: 2017. november 30. Az eredetiből archiválva : 2017. november 29. (határozatlan)
↑ A Western Digital „processzor-in-memory” fejlesztőbe fektet be . 3DNews (2017. szeptember 20.). Letöltve: 2017. november 30. Az eredetiből archiválva : 2017. december 1.. (határozatlan)
↑ Az Andes Technology multinacionális szövetséget köt az ASIC tervezői szolgáltató vállalatokkal a RISC-V teljes megoldások biztosítására | XtremeEDA . Letöltve: 2018. augusztus 23. Az eredetiből archiválva : 2018. augusztus 23. (határozatlan)
↑ Hazai mikroprocesszorok. Voltak! Van. Fogják? , 3dnews (2018. augusztus 9.). Az eredetiből archiválva : 2018. november 17. Letöltve: 2018. november 17.
↑ 1 2 Archivált másolat . Letöltve: 2018. szeptember 1. Az eredetiből archiválva : 2018. szeptember 1.. (határozatlan)
↑ 1 2 SiFive: A világ első egyedi RISC-V processzorfejlesztője . Letöltve: 2018. szeptember 1. Az eredetiből archiválva : 2018. szeptember 1.. (határozatlan)
↑ A SiFive bemutatja a HiFive Unleashed RISC-V Linux Development Boardot (Crowdfunding) . Letöltve: 2018. szeptember 1. Az eredetiből archiválva : 2018. augusztus 28.. (határozatlan)
↑ HiFive1 | Tömegellátás . Letöltve: 2018. szeptember 1. Az eredetiből archiválva : 2018. szeptember 1.. (határozatlan)
↑ Az Alibaba bemutatta első processzorát | Computerra . Letöltve: 2019. július 27. Az eredetiből archiválva : 2019. július 27. (határozatlan)
↑ 阿里平头哥发布"最强"RISC-V处理器玄铁910-电子工程专辑. Letöltve: 2019. július 27. Az eredetiből archiválva : 2019. július 27. (határozatlan)
↑ Archivált másolat . Letöltve: 2019. július 27. Az eredetiből archiválva : 2019. július 27. (határozatlan)
↑ Archivált másolat . Letöltve: 2019. július 27. Az eredetiből archiválva : 2020. április 29. (határozatlan)
↑ A Western Digital bemutatja a SweRV magprocesszort az adatgyorsítókhoz / ServerNews Archivált 2018. december 5. a Wayback Machine -nél 2018.12.05.
↑ https://blog.westerndigital.com/risc-v-swerv-core-open-source/ Archivált : 2019. augusztus 23. a Wayback Machine -nél – https://github.com/westerndigitalcorporation/swerv_eh1 Archivált : 2019. május 16. a Waybacknél Gép
↑ Új rész napja: A RISC-V chip beépített neurális hálózatokkal | Hackday . Letöltve: 2018. október 16. Az eredetiből archiválva : 2018. október 17.. (határozatlan)
↑ 矿机巨头的转型之始？嘉楠耘智发布首款AI芯片Kendryte_区块链_金色财经. Letöltve: 2018. október 16. Az eredetiből archiválva : 2018. október 17.. (határozatlan)
↑ kendryte-doc-datasheet/003.md at master kendryte/kendryte-doc-datasheet GitHub . Letöltve: 2018. október 16. Az eredetiből archiválva : 2019. április 9.. (határozatlan)
↑ A GreenWaves GAP8 egy alacsony fogyasztású RISC-V IoT processzor, amelyet mesterséges intelligencia alkalmazásokhoz optimalizáltak . Letöltve: 2018. augusztus 23. Az eredetiből archiválva : 2018. augusztus 28. (határozatlan)
↑ CRU: Ingyenes RISC-V kártyák, biztonság a FOSSi-korszakban és még sok más . Letöltve: 2019. január 26. Az eredetiből archiválva : 2019. január 26. (határozatlan)
↑ A WCH CH572 egy RISC-V MCU Bluetooth LE csatlakozással - CNXSoft - Embedded Systems News . Letöltve: 2022. március 16. Az eredetiből archiválva : 2020. augusztus 4.. (határozatlan)
↑ A Huami Amazfitje az MWC-n debütál, új fejezetet nyit a globális terjeszkedésben | Markets Insider . Letöltve: 2019. május 25. Az eredetiből archiválva : 2019. május 25. (határozatlan)
↑ A GigaDevice kiadta a GD32V RISC-V mikrovezérlőket és fejlesztőkártyákat – CNXSoft – Android Set-Top és beágyazott rendszerekkel kapcsolatos hírek . Letöltve: 2022. március 16. Az eredetiből archiválva : 2020. augusztus 4.. (határozatlan)
↑ 首款基于 RISC-V 的 32 位通用单片机出现 - 硬件 - cnBeta.COM . Letöltve: 2019. augusztus 24. Az eredetiből archiválva : 2019. augusztus 24. (határozatlan)
↑ Archivált másolat (a hivatkozás nem elérhető) . Letöltve: 2019. március 19. Az eredetiből archiválva : 2018. december 23. (határozatlan)
↑ A FADU bemutatja az SSD-vezérlőt és a Bravo Series Enterprise SSD-t, amely maximális IOPS/Watt átvitelt biztosít
↑ A FADU piacvezető SSD-megoldásokat vezet be a SiFive RISC-V Core IP-vel . Letöltve: 2019. március 19. Az eredetiből archiválva : 2019. április 17. (határozatlan)
↑ Sophon Edge AI platform RISC-V processzorral - YouTube . Letöltve: 2019. október 20. Az eredetiből archiválva : 2019. augusztus 31. (határozatlan)
↑ A 96Boards AI Sophon Edge fejlesztőkártya jellemzői Bitmain BM1880 ASIC SoC - CNXSoft - Android Set-Top és beágyazott rendszerekkel kapcsolatos hírek . Letöltve: 2022. március 16. Az eredetiből archiválva : 2020. augusztus 4.. (határozatlan)
↑ "Barátság" mikroáramkör a "Tecon" cégtől . Letöltve: 2020. március 26. Az eredetiből archiválva : 2020. március 26. (határozatlan)
↑ Mikroáramkörök . Letöltve: 2020. március 26. Az eredetiből archiválva : 2020. március 26. (határozatlan)
↑ Az ONiO.zero akkumulátormentes RISC-V MCU - CNXSoft - Android Set-Top és beágyazott rendszerekkel kapcsolatos híreket kínál . Letöltve: 2022. március 16. Az eredetiből archiválva : 2020. augusztus 3.. (határozatlan)
↑ Az ONiO.zero akár 24 MHz-es RISC-V mikrokontroller-teljesítményt kínál, csak a betakarított energián – Hackster.io . Letöltve: 2020. január 12. Az eredetiből archiválva : 2020. január 12. (határozatlan)
↑ A WCH CH32V103 általános RISC-V MCU alternatívát kínál a GD32V RISC-V mikrokontrollerhez - CNXSoft - Beágyazott rendszerekkel kapcsolatos hírek . Letöltve: 2022. március 16. Az eredetiből archiválva : 2020. június 16. (határozatlan)
↑ ESP32-C3 WiFi és BLE RISC-V processzor érintkező ESP8266 kompatibilis - CNXSoft - Embedded Systems News . Letöltve: 2020. december 17. Az eredetiből archiválva : 2020. november 29. (határozatlan)
↑ A BL602/BL604 RISC-V WiFi és Bluetooth 5.0 LE SoC ára ESP8266 - CNXSoft - Embedded Systems News . Letöltve: 2020. december 17. Az eredetiből archiválva : 2021. március 1. (határozatlan)
↑ A Cmsemicon ANT32RV56xx egy RISC-V mikrokontroller vezeték nélküli töltéshez . Letöltve: 2020. december 17. Az eredetiből archiválva : 2020. december 17. (határozatlan)
↑ A PJSC Mikron termékkatalógusa . Letöltve: 2021. március 30. Az eredetiből archiválva : 2021. április 20. (határozatlan)
↑ RISC-V mikrokontroller MIK32 . www.mcu.mikron.ru _ Letöltve: 2021. július 2. Az eredetiből archiválva : 2021. július 2. (határozatlan)
↑ A MIPS nyílt forráskódú | EE Times . Letöltve: 2019. január 27. Az eredetiből archiválva : 2019. augusztus 2.. (határozatlan)

Irodalom

Az utasításkészleteknek ingyenesnek kell lenniük: A RISC-V esete archiválva 2016. március 4-én a Wayback Machine -nél // Kiadó: Krste Asanović és David Patterson ( pdf archiválva 2014. augusztus 25-én a Wayback Machine -nél )
A RISC-V utasításkészlet archiválva 2017. május 6-án a Wayback Machine -nél // HotChips 25
A RISC-V, a Spike és a Rocket Core archiválva 2014. szeptember 3-án a Wayback Machine -nél
David Patterson és Andrew Waterman: „RISC-V olvasó: An Open Architecture Atlas”, Strawberry Canyon, ISBN 978-0-9992491-1-6 (2017. szeptember 10.).

Linkek

riscv.org - a RISC-V hivatalos webhelye
UCB RISC-V archiválva 2017. január 14-én a Wayback Machine -nél // GitHub

A közösségi hálózatokon	Twitter LinkedIn
Fotó, videó és hang	Youtube

Digitális processzortechnológiák

Építészet

Instruction Set Architecture

gépszó

Párhuzamosság

Szállítószalag	Szállítószalag Rendkívüli kivitelezés Regisztrálás átnevezése Spekulatív végrehajtás átmenet előrejelző Kód előzetes letöltése
Szintek	Bit utasítás Szuperskalár Adat feladatokat
patakok	Többszálú Superthreading Egyidejű többszálú feldolgozás hyperthreading Hardveres virtualizáció
Flynn osztályozás	SISD SIMD MISD MIMD

Megvalósítások

Alkatrészek

Energiagazdálkodás

Mikrokontrollerek

Építészet

8 bites	MCS-51 MCS-48 PIC AVR Z8 H8 COP8 68HC08 68HC11
16 bites	MSP430 MCS-96 MCS-296 PIC24 MAXQ Nios 68HC12 68HC16 CR16/C
32 bites	RISC-V KAR MIPS AVR32 PIC32 683XX M32R szuperh Nios II Am29000 LatticeMico32 MPC5xx PowerQUICC Parallax propeller

Gyártók

Alkatrészek

Periféria

Interfészek

FreeRTOS
μClinux
BeRTOS
ChibiOS/RT
eCos
RTEMS
Unison
MicroC/OS-II
Sejtmag
Contiki

Programozás

RISC technológiákon alapuló processzorarchitektúrák
Altera Nios II AMD 29000 Apollo PRISM Analóg eszközök Blackfin KAR Atmel AVR AVR32 Cambridge Consultants XAP DEC Alpha DLX PA-RISC Intel i960 M32R LatticeMico32 Mikrochip PIC MIPS Motorola 88000 OpenRISC ERŐ PowerPC RISC-V SPARC szuperh Xilinx microblaze PicoBlaze XMOS XCore