PCI Express

Az oldal jelenlegi verzióját még nem ellenőrizték tapasztalt közreműködők, és jelentősen eltérhet a 2020. december 18-án felülvizsgált verziótól ; az ellenőrzések 39 szerkesztést igényelnek .
PCI Express

Slotok (sárga) sorrendben: x4 PCI Express, x16 PCI Express, x1 PCI Express, x16 PCI Express, szabványos 32 bites PCI slot
Típusú gumi
Sztori
Fejlesztő Intel , PCI SIG , Dell , HP , IBM
Fejlett 2003
kiszorított AGP , PCI-X , PCI
Műszaki adatok
Forrócsere Nem
Külső Igen
Adatbeállítások
Sávszélesség 250 Mb/s-tól 126 Gb/s-ig
Jegyzőkönyv következetes
 Médiafájlok a Wikimedia Commons oldalon

PCI Express ( angol  Peripheral Component Interconnect Express ), vagy PCIe , vagy PCI-e ; más néven 3GIO ( 3rd Generation I/O ) – egy számítógépbusz (bár fizikai szinten nem busz , mivel pont-pont kapcsolat), amely a PCI busz szoftvermodellt és egy nagy teljesítményű fizikai protokollt használja. soros adatátvitel alapján .

A PCI Express szabvány fejlesztését az Intel az InfiniBand busz elhagyása után kezdte el . Hivatalosan 2002 júliusában jelent meg az első alap PCI Express specifikáció [1] [2] . A PCI Express szabványt a PCI Special Interest Group fejleszti .

Leírás

A PCI szabvánnyal ellentétben, amely közös buszt használt több párhuzamosan csatlakoztatott eszköz adatátviteléhez, a PCI Express általában egy csillag topológiájú csomaghálózat .

A PCI Express eszközök kapcsolókból kialakított médiumon keresztül kommunikálnak egymással, és minden eszköz pont-pont kapcsolattal közvetlenül kapcsolódik a kapcsolóhoz.

Ezenkívül a PCI Express busz támogatja az [1] [2] :

A PCI Express busz kizárólag helyi buszként használható. Mivel a PCI Express szoftvermodellje nagyrészt a PCI-től öröklődik, a meglévő rendszerek és vezérlők csak a fizikai réteg cseréjével módosíthatók a PCI Express busz használatára, a szoftver módosítása nélkül. A PCI Express busz magas csúcsteljesítménye lehetővé teszi az AGP buszok , és még inkább a PCI és a PCI-X [2] helyett való használatát . A de facto PCI Express ezeket a buszokat váltotta fel a személyi számítógépekben.

Csatlakozók

PCI Express X1

Mini PCI-E

Lásd még M.2

A Mini PCI Express egy PCI Express buszformátum hordozható eszközökhöz.

Számos periféria érhető el ehhez a csatlakozószabványhoz:

SSD Mini PCI Express

ExpressCard

Az ExpressCard nyílások a laptopokban a következők csatlakoztatására szolgálnak: [4]

A protokoll leírása

A PCI Express eszköz csatlakoztatásához kétirányú, pont-pont soros kapcsolatot használnak , amelyet vonalnak neveznek ( eng.  lane  - lane, row); ez élesen eltér a PCI -től , amelyben minden eszköz egy közös 32 bites párhuzamos kétirányú buszra csatlakozik.

Egy kapcsolat ( angolul  link  - connect, connect) két PCI Express eszköz között egy (x1) vagy több (x2, x4, x8, x16 és x32) kétirányú soros vonalból áll [1] [2] . Minden eszközt legalább egy vezetékhez (x1) kell csatlakoztatni.

Elektromos szinten minden csatlakozás kisfeszültségű differenciál jelátvitelt ( LVDS ) használ, minden PCI Express eszköz külön két vezetéken fogad és továbbít információt, így a legegyszerűbb esetben a PCI Express kapcsolóhoz mindössze négyen csatlakozik az eszköz. karmesterek.

Ennek a megközelítésnek a használata a következő előnyökkel jár:

A PCI Express busz mindkét esetben a kártya és a foglalat számára elérhető maximális számú sávot használja. Ez azonban nem teszi lehetővé, hogy az eszköz olyan nyílásban működjön, amelyet a PCI Express busz alacsonyabb sávszélességű kártyáihoz terveztek. Például egy x4-es kártya fizikailag nem fér bele egy szabványos x1-es foglalatba, bár működhetne egy x1-es foglalatban is csak egy sáv használatával. Egyes alaplapokon találhatunk nem szabványos x1 és x4 foglalatokat, amelyek nem rendelkeznek extrém terelőlemezzel, így a csatlakozónál hosszabb kártyákat is behelyezhetnek. Ez nem ad áramot és földet a kártya kiálló részének, ami különféle problémákhoz vezethet.

A PCI Express az összes vezérlési információt, beleértve a megszakításokat is , ugyanazon a vonalon küldi el, mint az adatátvitelhez. A soros protokollt soha nem lehet blokkolni, így a PCI Express busz késleltetési ideje nagyon hasonló a PCI busz késéseihez (vegye figyelembe, hogy a PCI busz külön fizikai vonalakat használ a megszakítási kérések jelzésére IRQ#A , IRQ#B , IRQ#C , IRQ#D ).

Minden nagy sebességű soros protokollban (például a gigabites ethernetben ) az időzítési információkat be kell ágyazni a továbbított jelbe. A fizikai rétegben a PCI Express a 8b/10b (tízben 8 bit, 20%-os redundancia) [1] [2] linkkódolási módszert használja a DC kiküszöbölésére a továbbított jelből, és az időzítési információk adatfolyamba ágyazására. A PCI Express 3.0-tól kezdve gazdaságosabb 128b/130b kódolást használnak 1,5%-os redundanciával.

Egyes protokollok (például a SONET / SDH ) a titkosításnak nevezett  technikát használják az időzítési információk adatfolyamba való beágyazására és az átvitt jel spektrumának elkenésére. A PCI Express specifikáció tartalmaz egy titkosítási funkciót is, de a PCI Express kódolás eltér a SONET -étól .

Sávszélesség

A PCIe egy full duplex [5] protokoll. Vagyis a vételi és átviteli folyamok független csatornákkal és azonos maximális sebességgel rendelkeznek. A számítógépes buszok sebességét általában másodpercenkénti gigatranzakcióban fejezik ki . 1 tranzakcióhoz egy kódszó kerül továbbításra. 1 buszvonal átviteli sebességének kiszámításához figyelembe kell venni a 8b / 10b kódolást ( eng.  8b / 10b kódolás ) [1] [2] (PCI-E 3.0 és újabb verziókhoz - 128b / 130b ( eng.  128b / 130b kódolás ). Például a PCIe 1.0 sávszélessége:

2,5 GT/s 8/10 bit/T = 2 Gb/s = 0,25 GB/s

Annak ellenére, hogy a szabvány portonként 32 sort engedélyez, az ilyen megoldások fizikailag nehézkesek a közvetlen megvalósításhoz, és csak szabadalmaztatott csatlakozókban érhetők el.

PCI Express sávszélesség, GB/s
Megjelenés
éve
PCI Express verzió		 Kódolás Egyvonalas
átviteli sebesség _

Sávszélesség x soronként
x1 x2 x4 x8 x16
2002 1.0 8b/10b 2,5 GT/s 256 MB/s = 0,25 GB/s 0,50 GB/s 1,0 GB/s 2,0 GB/s 4,0 GB/s
2007 2.0 8b/10b 5 GT/s 512 MB/s = 0,5 GB/s 1,0 GB/s 2,0 GB/s 4,0 GB/s 8,0 GB/s
2010 3.0 128b/130b 8 GT/s 1008,246 MB/s = 0,985 GB/s 1969 GB/s 3,938 GB/s 7,877 GB/s 15,754 GB/s (126 Gb/s)
2017 4.0 128b/130b 16 GT/s 1969 GB/s 3,938 GB/s 7,877 GB/s 15,754 GB/s 31,508 GB/s (252 Gb/s)
2019 5.0 128b/130b 32 GT/s 3,938 GB/s 7,877 GB/s 15,754 GB/s 31,508 GB/s 64,008 GB/s (512 Gb/s)
2022 6.0 242B/256B, PAM-4 , FEC , FLIT 64 GT/s 7,563 GB/s 15,125 GB/s 30 250 GB/s 60 500 GB/s 121 000 GB/s (968 Gb/s)

Versengő protokollok

A PCI Expressen kívül számos nagy sebességű, szabványosított soros interfész létezik, amelyek közül néhány a HyperTransport , az InfiniBand , a RapidIO és a StarFabric . Mindegyik interfésznek megvannak a hívei az ipari vállalatok körében, hiszen a protokollspecifikációk már eddig is jelentős összegeket költöttek el, és minden konzorcium igyekszik hangsúlyozni az adott interfész előnyeit másokkal szemben.

A szabványosított nagysebességű interfésznek egyrészt rugalmasnak és bővíthetőnek kell lennie, másrészt alacsony késleltetést és alacsony többletterhelést kell biztosítania (vagyis a csomag többletterhelése nem lehet nagy). Lényegében az interfészek közötti különbségek éppen abban rejlenek, hogy az adott interfész fejlesztői milyen kompromisszumot választanak e két egymással ütköző követelmény között.

Például egy csomagban lévő további útválasztási információ lehetővé teszi az összetett és rugalmas csomagútválasztás megszervezését, de növeli a csomagfeldolgozás többletköltségét, csökkenti az interfész sávszélességét, és bonyolítja az interfészhez csatlakoztatott eszközök inicializálását és konfigurálását végző szoftvert. Ha szükséges az eszközök üzem közbeni csatlakoztatása, akkor speciális szoftverre van szükség, amely nyomon követi a hálózati topológia változásait. Az ehhez igazított interfészek például a RapidIO, az InfiniBand és a StarFabric.

Ugyanakkor a csomagok lerövidítésével csökkenthető az adatátviteli késleltetés, ami egy memóriainterfésznél fontos követelmény. A csomagok kis mérete azonban azt eredményezi, hogy a csomagban növekszik az overhead mezők aránya, ami csökkenti az interfész effektív áteresztőképességét. Ilyen típusú interfész például a HyperTransport.

A PCI Express helyzete a leírt megközelítések között van, mivel a PCI Express buszt úgy tervezték, hogy helyi buszként működjön, nem pedig processzor-memóriabuszként vagy összetett útvonalú hálózatként. Ezenkívül a PCI Express eredetileg a PCI busszal logikailag kompatibilis busznak készült, amely szintén bevezette a maga korlátait.

Vannak speciális buszok is a chipkészletek összekapcsolására (az északi híd és a déli híd között ), amelyek a PCI Express fizikai protokollon alapulnak (általában x4), de más logikai protokollokkal. Például az Intel platformok a DMI buszt használják , míg az AMD Fusion lapkakészlettel rendelkező AMD rendszerek az UMI [6]  buszt használják .

PCI Express 2.0

A PCI-SIG 2007. január 15-én adta ki a PCI Express 2.0 specifikációt . A PCI Express 2.0 főbb újításai:

A PCI Express 2.0 teljesen kompatibilis a PCI Express 1.1-gyel (a régi grafikus kártyák működni fognak az új csatlakozókkal rendelkező alaplapokon, de csak 2,5 GT/s sebességgel, mivel a régebbi lapkakészletek nem támogatják a dupla adatátviteli sebességet; az újabb grafikus kártyák probléma nélkül működnek a régiekben PCI Express 1.x szabványos bővítőhelyek).

Külső PCIe kábel specifikáció

2007. február 7- én a PCI-SIG kiadta a PCIe külső kábelezési specifikációt. Az új specifikáció legfeljebb 10 méter hosszú kábeleket tesz lehetővé, amelyek 2,5 GT/s sávszélességgel működnek.

PCI Express 2.1

Fizikai jellemzőit tekintve (sebesség, csatlakozó) a 2.0-nak felel meg, a szoftver rész olyan funkciókkal bővült, amelyeket a tervek szerint a 3.0-s verzióban kívánnak teljes mértékben megvalósítani. Mivel a legtöbb alaplapot 2.0-s verzióval árulják, a 2.1-es videokártya nem teszi lehetővé a 2.1-es mód engedélyezését.

PCI Express 3.0

2010 novemberében [7] jóváhagyták a PCI Express 3.0 verzió specifikációit. Az interfész adatátviteli sebessége 8 GT/s ( Gigatransactions/s ). Ennek ellenére a valódi átviteli sebessége még így is megduplázódott a PCI Express 2.0 szabványhoz képest. Ezt az agresszívebb 128b/130b kódolási sémának köszönhetően sikerült elérni, ahol a buszon 128 bites adatot 130 bitben kódolják. Ugyanakkor a PCI Express korábbi verzióival való teljes kompatibilitás megmaradt. A PCI Express 1.x és 2.x kártyák a 3.0-s nyílásban működnek, és fordítva, a PCI Express 3.0-s kártya az 1.x és 2.x foglalatban működik (bár nem fogja tudni felfedni teljes sebességét). 4 sor esetén az adatátviteli sebesség 4 GB / s, 16 sor esetén - 16 GB / s [8] .

A PCI-SIG szerint a PCI Express 3.0 első tesztjei 2011-ben kezdődtek, a kompatibilitástesztelő eszközök a partnerek számára csak 2011 közepén jelentek meg, a valódi eszközök pedig csak 2012-ben.

PCI Express 4.0

A PCI Special Interest Group (PCI SIG) kijelentette, hogy a PCI Express 4.0 szabványosítása 2016 vége előtt megtörténhet [9] , azonban 2016 közepén, amikor számos chipet már előkészítettek a gyártásra, a média arról számolt be, hogy a szabványosítás 2017 elején volt várható [10] . 16 GT/s átviteli sebességre számítottak, ami azt jelenti, hogy kétszer olyan gyors lesz, mint a PCIe 3.0 [11] [12] . Később a szabványosítás dátumait elhalasztották, és a specifikáció csak 2017. október 5-én jelent meg [13] . A PCI Express 3.0 specifikációhoz képest a PCI Express buszon a maximális adatátviteli sebesség megduplázódott, 8-ról 16 GT/s-ra. Emellett csökkent a késleltetés, javult a méretezhetőség és a virtualizáció támogatása [14] . 4 sor esetén az adatátviteli sebesség 8 GB / s, 16 sor esetén - 32 GB / s [8] .

2018. november 7-én az AMD bejelentette, hogy 2018 negyedik negyedévében kiadja az első PCI Express 4.0 x16-ot támogató GPU -t [15] . 2019. május 27-én a Gigabyte cég bejelentette az X570 Aorus sorozat alaplapjainak kiadását. A gyártó szerint ezek az alaplapok "megnyitják a PCIe 4.0 korszakát" [16] .

PCI Express 5.0

2019 májusában jelent meg a PCI Express 5.0 szabvány végleges specifikációja [8] . A PCI Express buszon az adatátviteli sebesség 32 GT/s volt. Ez a sebesség várhatóan pozitív hatással lesz a virtuális valósággal kapcsolatos projektekre [17] . 4 sor esetén az adatátviteli sebesség 16 GB / s, 16 sor esetén - 64 GB / s [8] .

PCI Express 6.0

A PCI Express 6.0 szabvány végleges specifikációjának közzététele 2022-ben várható. A várható adatátviteli sebesség 4 vonalon 32 GB/s, 16 vonalon 128 GB/s lesz [18] [19] .

Lásd még

Jegyzetek

  1. ↑ 1 2 3 4 5 6 7 Slyusar V. I. Ipari számítógépes rendszerek új szabványai. //Elektronika: tudomány, technológia, üzlet. - 2005. - 6. sz. - 52. - 53. o. PDF fájl letöltése Archív másolat 2016. március 4-én a Wayback Machine -nél
  2. ↑ 1 2 3 4 5 6 7 Slusar V. I. PCI Express. A szabvány arca.// Az automatizálás világa. - 2006. - 1. sz. - C. 38 - 41. [1] A Wayback Machine 2018. augusztus 27-i archív példánya
  3. ↑ PCI Express Mini Card (Mini PCIe) pinout és leírás @ pinouts.ru . pinouts.ru . Letöltve: 2022. július 28. Az eredetiből archiválva : 2022. június 1.
  4. ↑ ExpressCard. Hol vásárolhat oldal. (nem elérhető link) . Letöltve: 2010. április 10. Az eredetiből archiválva : 2011. február 16.. 
  5. ↑ PCI Express 3.0. Gyakran Ismételt Kérdések. PCI SIG. Az eredetiből archiválva : 2010. február 18.  Letöltve: 2008. november 23 .. (Angol)
  6. ↑ Scott Mueller. "Hub Architecture", "Other Processor/Chipset Interconnects" // PC-k frissítése és javítása. 21. kiadás  (angol) . — Que Publishing, 2013-03-07. - P. 187-188. — ISBN 978-0-13-310536-0 . Archiválva : 2017. augusztus 2. a Wayback Machine -nál
  7. ↑ PCI Express 3.0 specifikáció jóváhagyva - Sebesség megduplázódott (a link nem érhető el) . Letöltve: 2018. május 15. Az eredetiből archiválva : 2010. november 20. 
  8. ↑ 1 2 3 4 Andrey Schilling. Bemutatták a PCI Express 5.0 végleges specifikációit . „Hardwareluxx” (2019. május 30.). Letöltve: 2019. június 28. Az eredetiből archiválva : 2019. június 28.
  9. ↑ PCI Express® 4.0 GYIK: (lefelé irányuló kapcsolat) . PCI SIG (2014. december 18.). Az eredetiből archiválva : 2014. december 18. 
  10. ↑ PCIe 4.0 Heads to Fab, 5.0 to Lab Archiválva : 2016. augusztus 28., a Wayback Machine / EETimes, 2016-06-28: "csak jövő év elején lesz végleges  "
  11. ↑ A PCI Express 4.0 legalább kétszeres gyorsulást hoz . 3DNews – Daily Digital Digest . Letöltve: 2022. július 27. Az eredetiből archiválva : 2011. június 29.
  12. ↑ PCI Express® 4.0 Gyakran Ismételt Kérdések: Mekkora a PCIe 4.0 specifikáció bitsebessége, és hogyan viszonyul ez a PCIe korábbi generációihoz? . PCI SIG. — "A PCI-SIG megvalósíthatósági elemzése alapján a PCIe 4.0 specifikáció bitsebessége 16 GT/s lesz." Letöltve: 2016. október 22. Az eredetiből archiválva : 2017. szeptember 18..
  13. ↑ Műszaki adatok | PCI-SIG  (angol) . pcisig.com. Hozzáférés dátuma: 2018. január 18. Az eredetiből archiválva : 2018. január 18.
  14. ↑ PCIe 4.0 blog . Letöltve: 2018. január 18. Az eredetiből archiválva : 2017. október 27..
  15. ↑ AMD Radeon Instinct MI60: Az első 7 nm-es Vega Accelerator . Letöltve: 2018. november 7. Az eredetiből archiválva : 2018. november 7..
  16. ↑ A GIGABYTE továbblép a PCIe 4.0-hoz X570 AORUS alaplapokkal | Hírek - GIGABYTE Global . GIGABYTE. Letöltve: 2019. május 27. Az eredetiből archiválva : 2019. május 27.
  17. ↑ Hot Chips 2017: Idén láthatjuk a PCIe 4.0-t, 2019-ben a PCIe 5.0-t  , a Tom's Hardware-t (  2017. augusztus 29.). Letöltve: 2018. január 18.
  18. ↑ A PCI Express 6.0 szabványt 2022-ben hagyják jóvá . Overclockers.ru (2019. június 19.). Letöltve: 2019. június 28. Az eredetiből archiválva : 2019. június 19.
  19. ↑ Galadei, Andrei. A PCI Express 6.0 végleges specifikációit 2021-ben teszik közzé . Szerencsejáték (2020. június 11.). Letöltve: 2020. június 12. Az eredetiből archiválva : 2020. június 11.

Irodalom

Linkek

 Számítógépes buszok és interfészek
Alapfogalmak
Processzorok
Belső
laptopok
Meghajtók
Periféria
Berendezés menedzsment
Egyetemes
Videó interfészek
Beágyazott rendszerek