SSSE3

A Supplemental Streaming SIMD Extension 3 ( SSSE3 ) az Intel által a negyedik utasításkészlet-kiterjesztésnek adott jelölés. Az előző az SSE3 volt , és az Intel a mellékállomás számának növelése helyett egy másik "S"-t adott hozzá, talán azért, mert az SSSE3-at az SSE3 egyszerű kiegészítésének tekintették. Gyakran az SSSE3 hivatalos megnevezés használata előtt ezeket az új parancsokat SSE4-nek hívták. Tejas New Instructions (TNI) és Merom New Instructions (MNI) kódneveket is kapták azon processzorok után, ahol az Intel először támogatni kívánta ezeket az új utasításokat. Az Intel Core Microarchitektúrában bevezetett SSSE3 a Xeon 5100 processzorsorozatban (szerver és munkaállomás verziók), valamint Intel Core 2 processzorokban (notebook és asztali verziók) és Intel Atomban érhető el.

Az SSSE3 újdonsága az SSE3-hoz képest 16 egyedi csomagolt egész számú parancs. Mindegyik 64 bites (MMX) és 128 bites (XMM) regiszterekkel is működhet, így az Intel 32 új parancsra hivatkozik anyagaiban.

Új utasítások

Munka a jellel

• PABSB , PABSW , PABSD - (Csomagolt abszolút érték {bytes/Words/DWords})
  • Bemenet - { A0, A1 ... }
  • Kimenet - { A0 * jel(A0), A1 * jel(A1)… }

Minden eredménymező az src1 megfelelő mezőjének abszolút értéke. Valójában ezek ugyanazok a PSIGNB, PSIGNH, PSIGNW műveletek, mindkettőnek ugyanaz a regisztere.

• PSIGNB , PSIGNW , PSIGND - (Csomagolt jel {bytes/Words/DWords})
  • Bemenet — { A0, A1… }, { B0, B1… }
  • Kimenet - { A0 * jel(B0), A1 * jel(B1)… }

Minden eredménymező az src1 mező szorzata {-1,0,1}-szeresével, az src2 megfelelő mezőjének előjelétől függően (ez 0-val szorozva, ha az src2 mezője nulla).

Változások

• PALIGNR - (Csomagolt, igazítás jobbra)
  • Bemenet - { A0, A1 }, { B0, B1 }, imm8
  • Kimenet - { B1_B0_A1_A0 >> (imm8 * 8) }

Az operandus két regiszterét egy, kétszer akkora méretű, előjel nélküli köztes értékként kezeljük, amelyből a 64/128 bites érték a parancs közvetlen konstans argumentumában megadott bájtból kiindulva kerül kinyerésre.

Byte shuffling

• PSHUFB – (Csomagolt véletlenszerű bájtok)
  • Bemenet — {A 0 , A 1 , A 2 ,.. A 7 /A 15 }, { B 0 , B 1 , B 2 , .. B 7 /B 15 }
  • Kimenet - { [A B0 A B1 A B2 ...] }

Bájt permutáció, minden eredmény bájt az első argumentum egy bizonyos bájtja, amelyet a második argumentum megfelelő bájtja határoz meg (ha a bájt negatív, akkor az eredmény bájtba nulla kerül, ellenkező esetben az alacsony 3 vagy 4 bit kerül felhasználásra bájtszám az első argumentumban).

Szorzások

• PMULHRSW - (Megszorozva magas, kerek és méretarányos csomagban)
  • Bemenet — { A0, A1… }, { B0, B1… }
  • Kimenet - { A0 * B0, A1 * B1 ... }

Az A és B argumentumot 16 bites előjelű fixpontos számok vektoraiként kezeljük, amelyek a [-1,+1) tartományban vannak ábrázolva (azaz 0x4000 0,5 és 0xa000 -0,75 stb.), amelyeket megszoroznak egymással a helyes értékkel. kerekítés.

• PMADDUBSW – (Csomagolt aláírt és aláíratlan bájtok szorzása és hozzáadása)
  • Bemenet - { A0, A1, A2, A3,.. }, { B0, B1, B2, B3,.. }
  • Kimenet - { (A0*B0+A1*B1), (A2*B2+A3*B3), … }

Az A és B vektorok bájtonkénti szorzását hajtjuk végre, a köztes 16 bites eredményeket páronként telítettséggel adjuk össze, és eredményül adjuk meg.

Vízszintes egész számok összeadása/kivonása

• PHSUBW , PHSUBD - (Csomagolt vízszintes kivonás (16 vagy 32 bites mezők))
  • Bemenet - { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
  • Kimenet - { A0-A1 A2-A3 ... B0-B1 B2-B3 ... }

16/32 bites egész mezők vízszintes kivonása.

• PHSUBSW - (Csomagolt vízszintes kivonás és telítés szavak (16 bites mezők))
  • Bemenet - { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
  • Kimenet - { A0-A1 A2-A3 B0-B1 B2-B3 }

16 bites egész mezők vízszintes kivonása telítettséggel.

• PHADDW , PHADDD - (Csomagolt vízszintes hozzáadás (16 bites vagy 32 bites mezők))
  • Bemenet - { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
  • Kimenet - { A0 + A1 A2 + A3 ... B0 + B1 B2 + B3 ... }

16/32 bites egész mezők vízszintes összeadása.

• PHADDSW – (Csomagolt vízszintes szavak hozzáadása és telítés (16 bites mezők))
  • Bemenet - { A0, A1, A2, A3 }, { B0, B1, B2, B3 }
  • Kimenet - { A0 + A1 A2 + A3 ... B0 + B1 B2 + B3 ... }

16 bites egész mezők vízszintes hozzáadása telítettséggel.

SSSE3-at támogató processzorok

• Intel :
  • Xeon 5100 sorozat
  • Xeon 5300 sorozat
  • Xeon 3000 sorozat
  • Xeon E3
  • Xeon E5
  • Xeon E7
  • Core2 Duo
  • Core 2 Quad
  • Core 2 Extreme
  • Core i3
  • Core i5
  • Core i7
  • Pentium Dual Core
  • Celeron (Celeron 4xx, Conroe-L mag)
  • Celeron kétmagos
  • Celeron M 500 sorozat
  • Intel Atom
• AMD :
  • Bobcat (E-240, E-350, C-30, C-50)
  • Buldózer
  • zen
• ÁT :
  • Nano

Irodalom

• A Core 2 Mobile specifikációi

• Intel Paper Az SSSE3 létezésének felismerése és az SSE4 leírása

• Annak a parancsrendszernek a leírása, amelybe az SSSE3 utasításokat írják

• Intel 64 és IA-32 architektúrák szoftverfejlesztői kézikönyve, 2B kötet  (nem elérhető hivatkozás)