SSE3

Az oldal jelenlegi verzióját még nem ellenőrizték tapasztalt közreműködők, és jelentősen eltérhet a 2018. szeptember 20-án felülvizsgált verziótól ; az ellenőrzések 2 szerkesztést igényelnek .

Az SSE3 ( PNI - Prescott New Instruction) az Intel SIMD kiterjesztésének  harmadik verziója , az SSE , SSE2 és MMX leszármazottja . Először 2004. február 2-án mutatták be a Pentium 4 processzor Prescott magjában . 2005- ben az AMD felajánlotta az SSE3 megvalósítását Athlon 64 processzorokhoz (Velence, San Diego és Newark magok).

Az SSE3 készlet 13 utasítást tartalmaz: FISTTP (x87), MOVSLDUP (SSE), MOVSHDUP (SSE), MOVDDUP (SSE2), LDDQU (SSE/SSE2), ADDSUBPD (SSE), ADDSUBPD (SSE2), HADDPS (SSE), HSUBPS (SSE), HADDPD (SSE2), HSUBPD (SSE2), MONITOR (nincs analóg az SSE3-ban AMD esetén), MWAIT (nincs analóg az SSE3-ban az AMD-nél).

A legszembetűnőbb változás a regiszterekkel történő vízszintes munkavégzés lehetősége. Pontosabban, utasításokat adtak hozzá az ugyanabban a regiszterben tárolt több érték hozzáadására és kivonására. Ezek a parancsok számos DSP és 3D műveletet egyszerűsítettek. Van egy új parancs is, amely a lebegőpontos értékeket egész számokká konvertálja anélkül, hogy módosítani kellene a globális kerekítési módban.


A Google Chrome 89-es verziója óta megköveteli ezeket az utasításokat

SSE3 utasítások

Processzorok SSE3 támogatással

Lásd még

Linkek