Dinamikus logika (digitális elektronika)

A dinamikus logika (vagy órajeles logika ) kombinációs áramkörök fejlesztésének módszere , amelyben a tervezett áramkör ciklusokban működik. Ez különösen a CMOS technológiával valósul meg . Integrált áramkörök tervezésénél használják .

Terminológia

A kombinált áramkörökre alkalmazott „statikus”/„dinamikus” kifejezéseket nem szabad összetéveszteni ugyanazokkal a kifejezésekkel, mint a tárolóeszközök, például a dinamikus (DRAM) vagy a statikus (SRAM) RAM (RAM) esetében.

Amikor egyfajta logikára hivatkozunk, a " dinamikus " jelzőt általában egy fejlesztési módszer megjelölésére használják, például " dinamikus CMOS " [1] vagy " dinamikus SOI " [2] .

A „ dinamikus logika ” kifejezést előnyben részesítjük az „ órajeles logika ” kifejezéssel szemben (az „órajel” szó helyett), mivel lehetővé teszi, hogy egyértelműen meghatározzuk a határvonalat e módszer és a „ statikus logika ” módszertana között. Ezenkívül az " órajeles logika " kifejezés a " szekvenciális logika " kifejezés szinonimája, ezért nem kívánatos a " dinamikus logika " kifejezés használata.

Történelem

A dinamikus logika az 1970-es években népszerű volt, de a közelmúltban a nagy sebességű digitális elektronika, különösen a mikroprocesszorok fejlődése miatt újra feléledt az érdeklődés iránta .

Az áramkörök működése

A statikus vagy dinamikus logikával rendelkező áramkör logikai függvényt valósít meg (például „ NAND ”). Az áramkör kimeneteiről kapott jel egy Boole-függvény alkalmazásának eredménye az áramkör bemeneteire érkező jelre.

Statikus logika

Egy " statikus logikával " rendelkező áramkörben bármikor az áramköri elem minden kimenete egy alacsony ellenállású úton ( vezetőn ) keresztül csatlakozik:

• akár tápbusszal is ;
• vagy közös busszal.

A statikus logikának nincs minimális órajel-frekvenciája – az órajel végtelenségig leállítható. Ez két előnnyel jár:

• a rendszer bármikori leállításának lehetősége (hibakeresés és tesztelés egyszerűsítése, átlépés lehetősége ) ;
• a rendszer nagyon alacsony órajel-frekvencián való működtetésének képessége (megnövekedett üzemidő azonos akkumulátorkapacitás mellett).

Konkrétan, bár sok népszerű processzor dinamikus logikát használ [3] , csak a statikus CMOS technológiával tervezett statikus maggal rendelkező processzorok alkalmasak űrműholdakban való használatra nagyobb sugárzásállóságuk miatt [ 4] .

A legtöbb logikatípusban, amely „statikusként” definiálható, mindig létezik olyan mechanizmus, amely a logikai elem kimenetét magasra vagy alacsonyra állítja. Számos általánosan használt logikatípusban, mint például a TTL vagy a CMOS , ez az elv átfogalmazható úgy, hogy az elem kimenete és az egyik tápsín között mindig alacsony ellenállású út van . Kivételt képeznek a nagy impedanciájú kimenetek, ahol nem mindig alakul ki ilyen út. Azonban még ebben az esetben is feltételezzük, hogy a logikai áramkört egy bonyolultabb rendszer részeként használják, amelyben valamilyen külső mechanizmus generálja a kimeneti feszültséget , tehát egy ilyen áramkör nem különbözik a statikus logikától.

Dinamikus logika

Egy " dinamikus logikával " rendelkező áramkörben az elemek ciklusokban működnek, és két időtartamot lehet megkülönböztetni:

• előtöltési fázis  - az az időtartam, amely alatt az órajel alacsony feszültségű;
• a kiértékelési fázis  az az időtartam, amely alatt az órajel magas feszültségű.

Az előtöltési fázis során a nagy impedanciájú kapacitív áramköri elemek töltődnek [5] .

A kiértékelési fázis során a kapacitív cellák lemerülnek (a tárolt töltés elfogy).

Általában egy órajelet használnak az állapotátmenetek szinkronizálására a szekvenciális logikában . A kombinált áramkörök megvalósításának egyéb módszerei nem igényelnek órajelet.

A dinamikus logikában nem mindig létezik olyan mechanizmus, amely a kimenetet magasra vagy alacsonyra állítja. Ennek a koncepciónak a legáltalánosabb változatában az elem kimenetén a magas és alacsony feszültségszintek az órajel különböző fázisaiban jönnek létre . A dinamikus logika elég magas órajel frekvenciát igényel ahhoz, hogy a logikai elem kimeneti állapotának generálásához használt kapacitás ne legyen ideje kisülni a kiértékelési fázisban .

A 2 GHz feletti órajelen működő legtöbb elektronika  dinamikus logikát igényel , bár egyes gyártók, például az Intel teljesen statikus logikára váltottak az energiafogyasztás csökkentése érdekében [6] .

Előnyök és hátrányok

A dinamikus logikai áramkörök előnyei (a statikus logikai áramkörökhöz képest) [2] :

• kevesebb tranzisztor . A statikus CMOS logika megvalósításához N bemeneti fanouttal 2 N tranzisztor szükséges. A dinamikus logikában a tranzisztorok száma lényegesen kevesebb: N + 2;
• nagyobb sebesség. A logikai kapuk nagyobb kapcsolási sebességgel rendelkeznek, ami a kisebb számú tranzisztor által generált kisebb terhelési kapacitással magyarázható . Ezenkívül a dinamikus elemnek nincs rövidzárlati árama ;
• az elemek kevesebb helyet foglalnak el a chipen.

A dinamikus logikát nehezebb megtervezni, de ez lehet az egyetlen választás, ha nagy sebességre van szükség.

A dinamikus logikával rendelkező áramkörök hátrányai (a statikus logikán alapuló áramkörökhöz képest) [2] :

• tervezés bonyolultsága;
• nagy teljesítmény disszipáció. Általánosságban elmondható, hogy a dinamikus logika nagymértékben megnöveli az egyidejűleg kapcsolható tranzisztorok számát , ami a statikus logikához képest növeli az energiafogyasztást [6] ;
• ha az órajel túl alacsony, a kimenet gyorsan leesik, és az áramkör működésképtelenné válik.

Példa

Példaként tekintsük a „ NAND ” elem megvalósítását statikus és dinamikus logikában.

A " NAND " elem megvalósítása a CMOS statikus logikában .

A fenti séma az "AND-NOT" logikai függvényt valósítja meg:

Ha mind az A , mind a B bemenet magas feszültségszintű , az  Out kimenet a közös Vss buszra csatlakozik,  és alacsony feszültségű lesz.

Ha az  A és  B bemenetek egyike alacsony, az  Out kimenet a  Vdd tápbusszal csatlakozik és magas lesz.

Fontos, hogy a kimenet bármikor csatlakozzon a  Vdd tápegységhez , és magas feszültségszintje legyen, vagy a közös nyomócsöves  Vss -re, és alacsony feszültségszintje legyen.

Fontolja meg a „ NAND ” elem megvalósítását a dinamikus logikában.

Az előtöltési szakaszban:

• a kimenetre nagy feszültségszint kerül, függetlenül az  A és B bemenetek állapotától ;
• kondenzátor , amely ennek a logikai elemnek a terhelhetősége, fel van töltve;
• az X kimeneten  nem fordulhat elő alacsony feszültségszint , mivel a közös buszra kötött tranzisztor zárva van.

Az értékelési szakaszban:

• az órajel  magas feszültségű;
• ha mind az  A , mind  a B bemenet magas feszültségszintű,  az X kimenet egy közös buszra csatlakozik, és alacsony feszültségszintű lesz;
• ellenkező esetben az  X kimenet magas feszültségszintű lesz a terhelő kapacitásban tárolt energia miatt;
• a kondenzátor lemerülése után a következő előtöltésig nem tölthető újra. Így a kapu bemenetei legfeljebb egyszer változhatnak az értékelési szakaszban.

Lásd még

• CMOS
• Szekvenciális logika
• Logikai elemek

Jegyzetek

1. ↑ Bruce Jacob, Spencer Ng, David Wang. Memóriarendszerek : gyorsítótár, DRAM, lemez - Morgan Kaufmann, 2007. - ISBN 978-0-12-379751-3 .
2. ↑ 1 2 3 Andrew Marshall, Sreedhar Natarajan. SOI tervezés: analóg, memória és digitális technikák . - Springer, 2002. - ISBN 978-0-7923-7640-8 .
3. ↑ AnandTech - A cella mikroprocesszor megértése . Letöltve: 2012. szeptember 24. Az eredetiből archiválva : 2012. szeptember 19.. (határozatlan)
4. ↑ AMSAT-DL: "Nincs RISC, nincs szórakozás!" Peter Gülzow archiválva : 2013. április 13., a Wayback Machine -ben
5. ↑ Jean M. Rabai, Ananta Chandrakasan, Borivoj Nikolic. Digitális integrált áramkörök. Tervezési módszertan = Digital Integrated Circuits. - 2. kiadás - M .: Williams , 2007. - 912 p. — ISBN 0-13-090996-3 .
6. ↑ 1 2 AnandTech – A sötét lovag: Intel Core i7 . Letöltve: 2012. szeptember 24. Az eredetiből archiválva : 2009. június 4.. (határozatlan)