AHDL
Az AHDL az Altera Corporation szabadalmaztatott hardverleíró nyelve , amelyet az FPGA -k programozására terveztek . A nyelvnek Ada - szerű szintaxisa van, és hasonló a VHDL -hez vagy a Veriloghoz . Az Altera Quartus és Max+ fordítói támogatják.
Az AHDL hátránya a védett természete. Az AHDL előnye, hogy minden nyelvi konstrukció szintetizálódik. A Verilog AHDL-hez mint assembly nyelvhez képest egy magas szintű nyelvhez képest: az AHDL több vezérléssel rendelkezik, de kevésbé magas szintű támogatás.
AHDL projekt struktúra
Példa
% egy egyszerű AHDL up számláló, nyilvánosságra hozva 2006. november 13. %
% [százalékjellel elért blokk idézetek] %
% mint a c, az ahdl függvényeknek prototípusnak kell lenniük %
%PROTOTÍPUS:
FUNKCIÓSZÁMLÁLÓ (CLK)
RETURNS(CNTOUT[7..0]); %
% függvény deklaráció, ahol bemenetek, kimenetek és
kétirányú tűk deklarálva %
% is mint a c, a szögletes zárójelek egy tömböt jeleznek %
ALTERVEZÉS SZÁMLÁLÓ
(
CLK :INPUT;
CNTOUT[7..0] :OUTPUT;
)
A % változók a flip-floptól kezdve bármiek lehetnek (mint ebben az esetben),
háromállapotú pufferek, állapotgépek, a felhasználó által meghatározott függvényekhez %
VÁLTOZÓ
IDŐZÍTŐ[7..0]: DFF;
% mint minden hardverleíró nyelvnél, gondolj erre
kevesebb mint algoritmus és inkább mint huzalozási csomópontok együtt %
KEZDŐDIK
ALAPÉRTELMEZÉSEK
IDŐZÍTŐ[].prn = VCC; % ez gondoskodik a d-ff visszaállításokról %
IDŐZÍTŐ[].clrn = VCC;
END DEFAULT;
IDŐZÍTŐ[].d = IDŐZÍTŐ[].q + H"1";
VÉGE;
Linkek