Ostya tesztelése

A félvezető lapkák tesztelése, a félvezető lapkák tesztellenőrzése a félvezető gyártás egyik szakasza . Ebben a fázisban az automatizált tesztelő létesítmények félvezető lapkára gyártott integrált áramkörök funkcionális tesztelését végzik. Ezt a szakaszt egy vágatlan lemezen hajtják végre, és lehetővé teszi annak meghatározását, hogy az áramkörök közül melyiket gyártották megfelelően, és amelyek átvihetők a csomagolási szakaszba .

Tesztszerkezetek

Tesztszerkezet - félvezető lapkán kialakított szerkezet , amelyet a gyártás során használt lapkák és mikroáramkörök vizsgálati ellenőrzéséhez használnak . A tesztkristály különböző vizsgálati struktúrák halmaza, amelyeket a munkalap egy bizonyos területén , a gyártott mikroáramkörök kristályaival párhuzamosan alakítanak ki . A tesztszerkezeteknek bizonyos mértékben hasonlóaknak kell lenniük az integrált áramkörök ( IC -k ) működő összetevőihez, hogy objektíven tükrözzék tulajdonságaikat. Minden tesztszerkezetnek számos tervezési, topológiai és áramköri kialakítása van.

A cél szerint a struktúrákat paraméteres és funkcionális részekre osztják.

Wafer teszter

Az ostyatesztelő (automatikus ostyaválogató gép) egy olyan eszköz, amely az ostyán kialakított integrált áramkörök tesztelésére szolgál az egyes chipekre vágás előtt . Az ostyán lévő félvezető chipek vagy IC-k elektromos tesztelésére úgynevezett "próbakártyákat" használnak .) vagy szondatartók, amelyek egy szondát (például elektromos érintkező tűket) tartalmaznak, amelyek a helyükön vannak tartva (vagy függőlegesen mozgathatók), miközben a mozgatható kazettához vákuumban rögzített lemezek két (három) koordinátában és elforgatásban mozoghatnak. Így a teszter a szondák készletét az egyik chip feletti pozícióba mozgatja, és leengedi rá a szondákat. Amikor egy chipet tesztelnek, a tesztelő a lemezt a következő chipre helyezi, és jelzi a következő tesztet. Az ostyatesztelő általában felelős az ostyák szállítási konténerből (vagy kazettából) történő be- és kirakodásáért, és automatikus felismerő optikával van felszerelve, amely képes az ostyát kellő pontossággal igazítani ahhoz, hogy biztosítsa a szondacsúcsok pontos elhelyezését a hordozón lévő párnákon [1] .

Az ostyatesztelő chip tesztelést és válogatást végez az ostyaíró vonalon. Egyes vállalatok ezekből a tesztekből szerzik be a legtöbb eszközük teljesítményére vonatkozó információt. [2]

A vizsgálati eredményeket és pozíciókat a rendszer tárolja későbbi felhasználásra az IC csomagolása során. Néha a chipeknek vannak belső tartalék erőforrásai a javításhoz (például flash memória chipek), ha nem sikerül a teszten, ezek a szabad erőforrások felhasználhatók. Ha a hiba kijavítása a redundancia miatt nem lehetséges, a chip hibásnak minősül és kiselejtezésre kerül. Az ilyen chipeket általában tintaponttal jelölik az ostyán, vagy a hibás chipekre vonatkozó információkat egy fájlban, az úgynevezett "wafermap"-ben [3] tárolják . Ezt a „wafermap”-et ezután a csomagolósorra küldik, ahol csak az érvényes chipeket választják ki, vagy a teszteredmények alapján különböző csomagokba csomagolják.

Egyes ritka esetekben a chipek, amelyek bizonyos, de nem az összes teszten megfelelnek, továbbra is használhatók termékként, általában korlátozott funkcionalitással. A legáltalánosabb példa erre a mikroprocesszorok esetében, ahol a chipen belüli gyorsítótárnak csak egy része vagy a többmagos processzor néhány magja működik teljesen. Ebben az esetben előfordulhat, hogy a processzort alacsonyabb áron értékesítik, kevesebb memóriával vagy kevesebb maggal, ami csökkenti a teljesítményt.

Az összes tesztminta tartalmát és integrált áramkörökre való alkalmazásának sorrendjét tesztprogramnak nevezzük.

Az egyes chipekre vágás és az IC -k becsomagolása után a csomagolt chipeket újra tesztelik az IC-tesztelési fázisban , általában azonos vagy nagyon hasonló tesztmintákkal. Emiatt azt gondolhatnánk, hogy a lemezteszt egy felesleges, felesleges lépés. Valójában ez nem mindig van így, hiszen a hibás forgácsok eltávolításával jelentős mennyiségű csomagolási költséget takarítanak meg a hibás készülékek esetében. Ha azonban a gyártás jövedelmezősége olyan magas, hogy az ostyatesztelés többe kerül, mint az eszközchip csomagolási költségei, az ostyatesztelési lépés kihagyható, és a chipek vak összeszerelésen mennek keresztül.

Jegyzetek

  1. Fizikai diagnosztikai módszerek a mikro- és nanoelektronikában / szerk. A.E. Beljajeva, R.V. Konakova. Harkov: ISMA. 2011. - 284 p. (5,7 Mb) ISBN 978-966-02-5859-4  (elérhetetlen link)
  2. "Az indítás lehetővé teszi az IC variabilitásának jellemzését" Archiválva : 2016. szeptember 16., a Wayback Machine // EETimes Asia, Richard Goering 2006
  3. http://www.patentsencyclopedia.com/app/20150362548 Archiválva : 2016. szeptember 19. a Wayback Machine szabadalmi bejelentésnél: #20150362548 OSTYA TÉRKÉP AZONOSÍTÓ RENDSZER OSTYA VIZSGÁLATI ADATOKHOZ

Linkek