Közvetlen konverziós ADC

Az oldal jelenlegi verzióját még nem ellenőrizték tapasztalt hozzászólók, és jelentősen eltérhet a 2015. december 11-én felülvizsgált verziótól ; az ellenőrzéshez 81 szerkesztés szükséges .

A közvetlen konverziós analóg-digitális konverterek ( angol. flash ADC, közvetlen átalakító ADC ) a leggyorsabbak az ADC -k közül, de nagy hardverköltséget igényelnek [1] .

Teljesen párhuzamos (flash) közvetlen konverziós ADC-k

Teljesen párhuzamos közvetlen konverziós (Flash) ADC

A hardver költsége megegyezik a komparátorokkal, ahol n az ADC bitek száma. Egy 8 bites ADC mintavételezési szintekkel komparátorokat igényel. $2^{n}-1$ $2^{8}=256$ $2^{8}-1=255$

Összetétel

A közvetlen konverziós ADC összetevői a komparátorok , a kódoló és a regiszter .

Hogyan működik

A teljesen párhuzamos közvetlen konverziós ADC működési elve az, hogy minden párhuzamos komparátor, amelynek referenciafeszültsége kisebb, mint a bemeneti jelszint, "1"-re kapcsol, és minden párhuzamos komparátor, amelynek referenciafeszültsége nagyobb, mint a bemeneti jel szintje, a "0" állapot. A kódoló a vett binárisan kódolt unáris kódot (Binary Coded Unary, BCU) újrakódolja egy kódká, amelyet további eszközökhöz továbbít.

Történelem

Az első dokumentált közvetlen konverziós ADC egy 1921-es Paul M. Rainey szabadalomban [2] leírt elektromechanikus faxrendszer része volt .

Az 1940 -es években a nagy sebességű ADC technológia jelentős előrelépése a Bell Labs - nál kifejlesztett katódsugár-kódolócső volt . Az RW Sears által leírt cső 96 kSPS-re volt képes 7 bites felbontás mellett [3] .

Az 1950-es és 1960-as években vákuumcsövek és tranzisztorok felhasználásával közvetlen konverziós ADC-ket építettek 4 bites felbontásig (15 műveleti erősítő) . Alagútdiódákon is voltak modellek .

Hamar kiderült, hogy a direkt konverziós ADC-k a legmagasabb mintavételezési sebességgel rendelkeznek más architektúrákhoz képest, de megvalósításukkal az volt a probléma, hogy a komparátorok rendkívül terjedelmesek voltak vákuumcsövek használatakor, és nagyon nagyok diszkrét tranzisztoros áramkörök esetén.

1964-ben a Fairchild kiadta az első µA711/712 komparátor IC-ket, amelyeket Bob Widlar tervezett .

A komparátorok építéséhez szükséges blokkok megjelenésével, valamint a TTL és ECL logikai integrált áramkörök elérhetőségével a Computer Labs, Inc. kiadta a VHS-630 (6 bites, 30 MSPS 1970-ben) és a VHS-675 (6 bites, 75 MSPS 1975-ben) 6 bites közvetlen konverziós diszkrét rack ADC-ket [4]

Gyakorlatilag ma már elérhetőek akár 10 bites felbontású, közvetlen konverziós ADC IC-k, de ezek jellemzően 6 vagy 8 bitesek. Legnagyobb mintavételi frekvenciájuk elérheti az 1 GHz-et (többnyire gallium-arzenid technológiával készülnek, és több watt teljesítményt disszipálnak), a bemeneti jel sávszélessége meghaladja a 300 MHz-et.

Terner közvetlen konverzió teljesen párhuzamos ADC-k

A bináris, teljesen párhuzamos közvetlen konverziós ADC-k mellett lehetőség van hármas, teljesen párhuzamos közvetlen konverziós ADC-k létrehozására is [5] .

A hardver költsége a komparátorok, ahol n az ADC tritek száma , és egy 5 trit konverzióhoz mintavételi szintekkel komparátorra lenne szükség. $3^{n}-1$ $3^{5}=243$ $3^{5}-1=242$

Párhuzamos soros (altartomány, csővezetékes) közvetlen konverziós ADC-k

Pipelined Subranging közvetlen konvertálás (Flash) ADC [6]

Kissé csökkentik a teljesítményt, de lehetővé teszik a komparátorok számának csökkentését -ra , ahol n a kimeneti kód bitjeinek száma, k pedig a párhuzamos közvetlen konverziós ADC-k száma, de ehhez kivonók -erősítők hozzáadása szükséges. A hardverköltségek megegyeznek az op-amp komparátoraival + a műveleti erősítő kivonóival. 8 bites (n=8) és 2 ADC-nél (k=2) op-erősítőnként 30 komparátorra, műveleti erősítőnként pedig kivonó-erősítőre lesz szüksége, azaz összesen 31 műveleti erősítőre. Két (k=2) vagy több altartomány lépést használnak. Ha k=2, az átalakítót Half-Flash (Subranging) ADC- nek nevezzük . $k\cdot 2^{n/k}-1$ $k-1$
$k\cdot (2^{n/k}-1)$ $k-1$ $=k\cdot (2^{n/k}-1)+k-1$ $k\cdot (2^{8/2}-1)=$ $k-1=2-1=1$

A mai alkalmazásokban, ahol 5-10 MSPS-nél nagyobb mintavételezési sebességre van szükség, a csővezetékes alsávos ADC-k architektúrája dominál. Bár az 1980-as években és az 1990-es évek elején a flash (teljesen párhuzamos) architektúra uralta a 8 bites videó ADC IC piacát, a csővezetékes architektúra egyre inkább felváltja a flash ADC-ket a mai alkalmazásokban. Van néhány nagy teljesítményű gallium-arzenid (GaAs) flash konverter, amelyek mintavételi frekvenciája nagyobb, mint 1 GHz, de felbontásuk 6 vagy 8 bitre korlátozódik. A flash konverter azonban továbbra is a nagy felbontású csővezetékes ADC-k népszerű építőköve.

A csővezetékes közvetlen konverziós ADC-k az alsáv-architektúrából erednek, amelyet először az 1950-es években alkalmaztak a flash tunnel dióda és vákuumcsöves ADC-k összetevőinek számának és energiafogyasztásának csökkentésére.

1966-ban Kinniment és munkatársai javasolták a Recirculating ADC Architecture-t [7] . Ez az architektúra egyetlen közvetlen konverziós altartományt használ párhuzamos ADC-vel.

Teljesen soros közvetlen konverziós ADC-k

All-Sequential Direct-Conversion ADC
Az összes szekvenciális közvetlen konverziós ADC-k (k=n) lassabbak, mint a párhuzamos, közvetlen konverziós ADC-k, és valamivel lassabbak, mint a párhuzamos soros közvetlen konverziós ADC-k. Csökkentse a műveleti erősítők számát -ra , ahol n a kimeneti kód bitjeinek száma, k pedig a közvetlen konverziós lépések száma (a komparátorok száma). $n\cdot (2^{n/n}-1)+n-1=n\cdot (2^{1}-1)+n-1=2n-1$

A közvetlen konverziós bináris, teljesen soros ADC átalakítási ideje: n*t komparátor +(n-1)*(t kivonó-szorzó +t analóg kapcsoló )
$n\cdot t_{compar}+(n-1)\cdot (t_{sub-mult}+t_{key})=$
$=n\cdot t_{OA}+(n-1)\cdot (t_{OA}+t_{kulcs})=$
${\displaystyle =(2n-1)\cdot t_{OA}+(n-1)\cdot t_{kulcs))$

Egy 8 bites, mintavételezési szintekkel rendelkező ADC-hez 15 műveleti erősítő szükséges: műveleti erősítőnként 8 komparátor és műveleti erősítőnként 7 kivonó-szorzó 2-vel [8] . $2^{8}=255$

Ternáris közvetlen konvertálás teljesen soros ADC-k

Csökkentse a műveleti erősítők számát -ra , ahol n a kimeneti kód tritjei, k pedig a közvetlen konverziós lépések száma (a hármas komparátorok száma ). Például egy 2-trites ADC mintavételezési szintekkel [9] 5 műveleti erősítőt igényel: 2x2=4 műveleti erősítőt 2 hármas komparátorban , egyenként 2 műveleti erősítőnként és 1 3-as kivonó-szorzót műveleti erősítőnként. Egy bináris 3 bites ADC ugyanazon az 5 műveleti erősítőn 3 komparátort tartalmaz műveleti erősítőnként és 2 kivonó-szorzót 2-vel műveleti erősítőnként, és csak mintavételezési szintjei vannak. $n\cdot (3^{n/n}-1)+n-1=n\cdot (3^{1}-1)+n-1=3n-1$
$3^{2}=9$ $2^{3}=8$

Egy hármas közvetlen konverziós teljes soros ADC átalakítási ideje: n*t komparátor +(n-1)*(t kivonó-szorzó +t analóg kapcsoló )
$n\cdot t_{compar}+(n-1)\cdot (t_{sub-mult}+t_{key})=$
${\displaystyle =(2n-1)\cdot t_{OA}+(n-1)\cdot t_{kulcs))$

5 DT-nél:
A bináris ADC konverziós ideje: A hármas ADC konverziós ideje: azaz kisebb, mint a bináris ADC.
${\displaystyle (2\cdot 3-1)\cdot t_{OA}+(3-1)\cdot t_{key}=5\cdot t_{OA}+2\cdot t_{kulcs))$

${\displaystyle (2\cdot 2-1)\cdot t_{OA}+(2-1)\cdot t_{kulcs}=3\cdot t_{OA}+t_{kulcs))$
${\displaystyle 2\cdot t_{OA}+t_{billentyű))$

Az ilyen típusú hármas ADC-k hozzávetőleg 1,5-szer gyorsabbak, mint az azonos típusú bináris ADC-k, összehasonlítva a szintek számát és a hardverköltséget [10] .

Ebből következik, hogy a hármas direkt konverziós teljesen párhuzamos ADC-k gyorsabbak, pontosabbak és olcsóbbak, mint a közvetlen konverziós bináris teljesen párhuzamos ADC-k.

Lásd még

Jegyzetek

↑ Analóg eszközök. ADC Architectures I: The Flash Converter, Walt Kester. 4. ábra . Hozzáférés dátuma: 2018. január 18. Az eredetiből archiválva : 2018. január 27. (határozatlan)
↑ Analóg eszközök. ADC Architectures I: The Flash Converter, Walt Kester. 6. ábra . Hozzáférés dátuma: 2018. január 18. Az eredetiből archiválva : 2018. január 27. (határozatlan)
↑ Analóg eszközök. ADC Architectures I: The Flash Converter, Walt Kester. 7. ábra . Hozzáférés dátuma: 2018. január 18. Az eredetiből archiválva : 2018. január 27. (határozatlan)
↑ Analóg eszközök. ADC Architectures I: The Flash Converter, Walt Kester. 8. ábra . Hozzáférés dátuma: 2018. január 18. Az eredetiből archiválva : 2018. január 27. (határozatlan)
↑ Közvetlen konverziós hármas párhuzamos ADC, 2-trit (link nem elérhető) . Hozzáférés időpontja: 2018. január 19. Az eredetiből archiválva : 2018. január 19. (határozatlan)
↑ Analóg eszközök. ADC Architectures V: Pipelined Subranging ADC, Walt Kester. . Letöltve: 2018. január 20. Az eredetiből archiválva : 2018. január 27.. (határozatlan)
↑ Analóg eszközök. ADC Architectures V: Pipelined Subranging ADC, Walt Kester. 12. ábra . Letöltve: 2018. január 20. Az eredetiből archiválva : 2018. január 27.. (határozatlan)
↑ Közvetlen konverziós ADC, soros, 3 bites Archiválva : 2018. január 18. a Wayback Machine -nél .
↑ Közvetlen konverziós ADC, teljesen soros, 2 tit archiválva : 2018. január 21. a Wayback Machine -nél .
↑ Trinity 4-trit aszinkron bipoláris közvetlen konverziós soros ADC. 6. verzió . Archiválva az eredetiből 2011. július 21-én.